EP1810LC-35 vs EP1810LI-25 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP1810LC-35 নির্দিষ্ট Rochester Electronics ও EP1810LI-25 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Rochester Electronics
EP1810LC-35 EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 ⚠ শেষ কিনার সময়

বিশিষ্টতা তুলনা

পারামিটার EP1810LC-35 EP1810LI-25
ব্র্যান্ড Rochester Electronics Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস শেষবার কেনার সুযোগ Obsolete
Device Type EPLD (Erasable Programmable Logic Device) EPLD (Erasable Programmable Logic Device), UV-erasable / OTP
Series Classic EP1810 —
Macrocells 48 48
Equivalent Gates 900 usable / 2100 equivalent —
Maximum Operating Frequency 28.6 MHz —
Propagation Delay (tpd) 35 ns (max, '-35' speed grade) —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 4.5 V to 5.5 V (nominal 5 V)
Technology CMOS, UV-erasable EPROM —
প্যাকেজ 68-pin PLCC (J-Lead) 68-pin PLCC (J68, J-Lead)
মাউন্টিং টাইপ Surface Mount (socketable) —
অপারেটিং তাপমাত্রা 0C to +70C (commercial) —
I/O Pins [DATA_NEEDED: I/O count exact] 48
Configuration Method UV-erase + EPROM programmer —
Programmable Interconnect Centralized Programmable Interconnect Array (PIA) —
Development Tool (legacy) MAX+PLUS II / A+PLUS —
RoHS স্ট্যাটাস [DATA_NEEDED] unknown
Lead-Free [DATA_NEEDED] —
Family — Altera Classic EPLD
Usable Gates — 900
Propagation Delay (tPD) — 25 ns
Maximum Counter Frequency — 40 MHz
Dedicated Inputs — 12
Global Clock Inputs — 4
Interconnect — Programmable global and local buses
JESD-30 Package Code — S-PQCC-J68
Process Technology — CMOS
Operating Temperature (Industrial 'I' suffix) — -40 C to +85 C
Programming Mode — EPROM/UV-erasable (windowed) and OTP
Development Tool — Altera MAX+PLUS II
Lead-Free Status — unknown

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট