EP1810LC-35 vs EP1810LI-25 तुलना

विस्तृत दोनों ओर की तुलना EP1810LC-35 द्वारा Rochester Electronics और EP1810LI-25 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Rochester Electronics
EP1810LC-35 EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 ⚠ अंतिम खरीद

विशेषता तुलना

पैरामीटर EP1810LC-35 EP1810LI-25
ब्रांड Rochester Electronics Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति अंतिम बार खरीदें Obsolete
Device Type EPLD (Erasable Programmable Logic Device) EPLD (Erasable Programmable Logic Device), UV-erasable / OTP
Series Classic EP1810 —
Macrocells 48 48
Equivalent Gates 900 usable / 2100 equivalent —
Maximum Operating Frequency 28.6 MHz —
Propagation Delay (tpd) 35 ns (max, '-35' speed grade) —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 4.5 V to 5.5 V (nominal 5 V)
Technology CMOS, UV-erasable EPROM —
पैकेज 68-pin PLCC (J-Lead) 68-pin PLCC (J68, J-Lead)
माउंटिंग प्रकार Surface Mount (socketable) —
ऑपरेटिंग तापमान 0C to +70C (commercial) —
I/O Pins [DATA_NEEDED: I/O count exact] 48
Configuration Method UV-erase + EPROM programmer —
Programmable Interconnect Centralized Programmable Interconnect Array (PIA) —
Development Tool (legacy) MAX+PLUS II / A+PLUS —
RoHS स्थिति [DATA_NEEDED] unknown
Lead-Free [DATA_NEEDED] —
Family — Altera Classic EPLD
Usable Gates — 900
Propagation Delay (tPD) — 25 ns
Maximum Counter Frequency — 40 MHz
Dedicated Inputs — 12
Global Clock Inputs — 4
Interconnect — Programmable global and local buses
JESD-30 Package Code — S-PQCC-J68
Process Technology — CMOS
Operating Temperature (Industrial 'I' suffix) — -40 C to +85 C
Programming Mode — EPROM/UV-erasable (windowed) and OTP
Development Tool — Altera MAX+PLUS II
Lead-Free Status — unknown

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध