EP1810LC-35 vs EP1810LI-25 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810LC-35 بذریعہ Rochester Electronics اور EP1810LI-25 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

Rochester Electronics
EP1810LC-35 EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 ⚠ آخری بار خریداری

خصوصیات کا موازنہ

پیرامیٹر EP1810LC-35 EP1810LI-25
برانڈ Rochester Electronics Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت آخری بار خریداری Obsolete
Device Type EPLD (Erasable Programmable Logic Device) EPLD (Erasable Programmable Logic Device), UV-erasable / OTP
Series Classic EP1810 —
Macrocells 48 48
Equivalent Gates 900 usable / 2100 equivalent —
Maximum Operating Frequency 28.6 MHz —
Propagation Delay (tpd) 35 ns (max, '-35' speed grade) —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 4.5 V to 5.5 V (nominal 5 V)
Technology CMOS, UV-erasable EPROM —
پیکیج 68-pin PLCC (J-Lead) 68-pin PLCC (J68, J-Lead)
ماؤنٹنگ ٹائپ Surface Mount (socketable) —
آپریٹنگ درجہ حرارت 0C to +70C (commercial) —
I/O Pins [DATA_NEEDED: I/O count exact] 48
Configuration Method UV-erase + EPROM programmer —
Programmable Interconnect Centralized Programmable Interconnect Array (PIA) —
Development Tool (legacy) MAX+PLUS II / A+PLUS —
RoHS اسٹیٹس [DATA_NEEDED] unknown
Lead-Free [DATA_NEEDED] —
Family — Altera Classic EPLD
Usable Gates — 900
Propagation Delay (tPD) — 25 ns
Maximum Counter Frequency — 40 MHz
Dedicated Inputs — 12
Global Clock Inputs — 4
Interconnect — Programmable global and local buses
JESD-30 Package Code — S-PQCC-J68
Process Technology — CMOS
Operating Temperature (Industrial 'I' suffix) — -40 C to +85 C
Programming Mode — EPROM/UV-erasable (windowed) and OTP
Development Tool — Altera MAX+PLUS II
Lead-Free Status — unknown

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں