EP2S30F672C4 vs EP2S30F672I4 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP2S30F672C4 নির্দিষ্ট Intel ও EP2S30F672I4 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP2S30F672C4 | EP2S30F672I4 |
|---|---|---|
| ব্র্যান্ড | Intel | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Manufacturer | Intel (formerly Altera) | Intel (formerly Altera) |
| Series | Stratix II | Stratix II |
| Logic Elements / Cells | 33,880 | — |
| Total RAM Bits | 1,369,728 | 1369728 |
| Number of I/O | 500 | 500 |
| প্যাকেজ | 672-BBGA, FCBGA (27x27 mm) | — |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| Core Voltage - Supply | 1.15 V to 1.25 V | — |
| Process Technology | 90 nm | 90 nm CMOS |
| Maximum Core Frequency (datasheet benchmark) | 711 MHz | — |
| অপারেটিং তাপমাত্রা | 0C to +85C (commercial, 'C' speed grade) | -40C to +100C (Industrial) |
| Embedded DSP Blocks | 16 (Stratix II S30 tier) | — |
| Number of PLLs | [DATA_NEEDED: PLL count for S30 tier] | 6 |
| Number of Global Clock Networks | [DATA_NEEDED: global clock network count] | — |
| RoHS স্ট্যাটাস | Compliant | [DATA_NEEDED: confirm RoHS compliance on part label] |
| Lead-Free | Yes | — |
| Logic Elements | — | 33880 |
| Logic Array Blocks (LABs) | — | 1694 |
| DSP Blocks | — | 12 (per datasheet, family range) |
| Voltage - Supply | — | 1.2 V core, separate I/O bank VCCIO |
| প্যাকেজ / কেস | — | 672-BBGA, FCBGA (FBGA-672) |
| Package Dimensions | — | 35 x 35 mm |
| Ball Pitch | — | 1.0 mm |
| Configuration | — | JTAG, serial, parallel (Stratix II scheme) |
| MSL লেভেল | — | 3 (per JEDEC J-STD-020) |