EP610JI-30 vs EP610ILC-10 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP610JI-30 নির্দিষ্ট Altera ও EP610ILC-10 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP610JI-30 EP610ILC-10
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Family Altera Classic EPLD (EP610) —
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 16
Propagation Delay (tpd) 30 ns (max) —
Pipelined Data Rate Up to 100 MHz —
Product Terms 160 160
Dedicated Inputs 4 4
I/O Pins 16 16
External Clocks 2 —
সাপ্লাই ভোল্টেজ 5 V (single supply) 5 V (single supply)
Process Technology CMOS —
প্যাকেজ CQCC28 (windowed ceramic JLCC, J-bend) PLCC-28 (plastic J-lead chip carrier)
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
অপারেটিং তাপমাত্রা -40C to +85C (industrial, per EP610 family suffix convention) [DATA_NEEDED: operating temperature range]
মাউন্টিং টাইপ Surface Mount (JLCC) Surface Mount (PLCC socket or solder)
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: RoHS compliance]
Lead-Free [DATA_NEEDED: lead-free status] —
Device Family — Classic EPLD
Product Type — UV-Erasable / OTP PLD
Architecture — PAL-type with macrocells
Usable Gates — 300
Pin-to-Pin Delay (tPD) — 10 ns (grade -10)
Counter Frequency (fCNT) — 100 MHz
Logic Family Compatibility — TTL (5 V CMOS/TTL-compatible I/O)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট