EP610JI-30 vs EP610ILC-10 So sánh

So sánh chi tiết song song của EP610JI-30 bằng Altera và EP610ILC-10 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP610JI-30 EP610ILC-10
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family Altera Classic EPLD (EP610) —
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 16 16
Propagation Delay (tpd) 30 ns (max) —
Pipelined Data Rate Up to 100 MHz —
Product Terms 160 160
Dedicated Inputs 4 4
I/O Pins 16 16
External Clocks 2 —
Điện áp cung cấp 5 V (single supply) 5 V (single supply)
Process Technology CMOS —
Hộp CQCC28 (windowed ceramic JLCC, J-bend) PLCC-28 (plastic J-lead chip carrier)
Package Code JLCC-28 / CQCC28 —
Erasure Method Ultraviolet (UV) via top window —
Programming Altera Logic Programmer compatible —
Nhiệt độ hoạt động -40C to +85C (industrial, per EP610 family suffix convention) [DATA_NEEDED: operating temperature range]
Kiểu lắp đặt Surface Mount (JLCC) Surface Mount (PLCC socket or solder)
Trạng thái RoHS [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] [DATA_NEEDED: RoHS compliance]
Lead-Free [DATA_NEEDED: lead-free status] —
Device Family — Classic EPLD
Product Type — UV-Erasable / OTP PLD
Architecture — PAL-type with macrocells
Usable Gates — 300
Pin-to-Pin Delay (tPD) — 10 ns (grade -10)
Counter Frequency (fCNT) — 100 MHz
Logic Family Compatibility — TTL (5 V CMOS/TTL-compatible I/O)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá