EP610LC-30 vs EP610PC-30 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP610LC-30 নির্দিষ্ট Intel ও EP610PC-30 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP610LC-30 EP610PC-30
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete NRND
Family Classic EPLD (EP610) —
Macro Cells 16 —
Logic Gates Equivalent to 300 gates (typical) —
Pin-to-Pin Delay (tPD) 30 ns —
Pipelined Data Rate up to 100 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V 5 V (4.75 V to 5.25 V)
Programming Voltage (VPP) 13 V nominal —
Technology CMOS EPROM (UV-erasable) —
প্যাকেজ 24-pin CERDIP / PDIP 24-pin PDIP (0.300 inch)
অপারেটিং তাপমাত্রা 0 C to +70 C (commercial) / -55 C to +125 C (military) 0C to +70C (commercial)
Erase/Program Cycles 1000 typical —
মাউন্টিং টাইপ Through-Hole Through-Hole
আউটপুট টাইপ CMOS tri-state (programmable) —
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status] Not applicable (legacy non-compliant package per distributor listing)
Logic Compatibility TTL and CMOS —
Turbo Mode Yes (registered path bypass) —
Device Family — Classic EPLD (EP610)
Macrocells — 16
Usable Gates — 300
Propagation Delay (tPD) — 30 ns
Maximum Pipeline Frequency — 33.3 MHz (typical) / 100 MHz pipelined
Process Technology — CMOS EPROM
Programmability — One-Time Programmable (OTP, no window on plastic PDIP)
Output Drive Current — [DATA_NEEDED: IOH/IOL per datasheet DC characteristics]
Input Pins (Dedicated) — [DATA_NEEDED: dedicated input count from datasheet pinout]
I/O Pins — [DATA_NEEDED: bidirectional I/O count from datasheet pinout]
Programming Tool — Altera A+PLUS / MAX+PLUS II (legacy)
Lead Free Status — Not applicable
Current Distributor — Rochester Electronics, LLC (authorized continuing source)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট