EPM5032DC vs EPM5032JC তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5032DC নির্দিষ্ট Altera ও EPM5032JC নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5032DC | EPM5032JC |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 EPLD |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Macrocells | 32 | 32 |
| Logic Array Blocks (LABs) | 1 | — |
| প্যাকেজ | DIP-24 (ceramic, windowed) | PLCC-44 |
| Speed Grade | DC (commercial) | — |
| অপারেটিং তাপমাত্রা | 0C to +70C | 0C to +70C (commercial) |
| Technology | Bipolar EPROM, UV-erasable | — |
| Programmable Logic Elements | AND array + fixed OR array per macrocell | — |
| Configuration Memory | EPROM (UV-erasable via package window) | — |
| মাউন্টিং টাইপ | Through-hole (DIP) | Surface Mount (J-lead) |
| পিন সংখ্যা | 24 | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status] | unknown |
| Programming Tool | Altera MAX+PLUS II / A+PLUS legacy | — |
| লাইফসাইকেল স্ট্যাটাস | Obsolete (mature legacy) | — |
| Logic Gates | — | 600 usable gates |
| Maximum I/O Pins | — | 40 |
| Propagation Delay (tPD) | — | [DATA_NEEDED: specific speed grade value] |
| Supply Voltage (VCC) | — | 5 V |
| Input Type | — | TTL-compatible |
| আউটপুট টাইপ | — | TTL/CMOS-compatible |
| Programmability | — | UV-erasable (windowed ceramic) / OTP variants |
| Design Software | — | MAX+PLUS II / Quartus legacy |
| JEDEC Standard | — | JEDEC PLCC-44 footprint |
| Lead-Free | — | unknown |