EPM5128JC-2 vs EPM5128GC-1 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5128JC-2 নির্দিষ্ট Altera ও EPM5128GC-1 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5128JC-2 | EPM5128GC-1 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | UV-Erasable Programmable Logic Device (PLD) | UV-erasable CMOS CPLD |
| Macrocells | 128 | 128 |
| Dedicated Inputs | 7 | 7 |
| Propagation Delay (tPD) | 45 ns (max) | 16 ns (typical, -1 speed grade) |
| Maximum Counter Frequency (fCNT) | 50 MHz | — |
| Input Setup Time (tSU) | 7.5 ns | — |
| Output Drive Current (IOH/IOL) | 12 mA DC | — |
| Process Technology | CMOS | — |
| প্যাকেজ | 68-pin CQCC (Ceramic Quad Flat Pack), windowed | PGA-96+ (Pin Grid Array, ceramic windowed) |
| মাউন্টিং টাইপ | Surface Mount | — |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | -40C to +85C (industrial) |
| সাপ্লাই ভোল্টেজ | 5 V (nominal) | — |
| Program/Erase Method | UV (ceramic window) | — |
| Erase/Program Cycles | [DATA_NEEDED: minimum erase/program cycles] | — |
| RoHS স্ট্যাটাস | Non-compliant (ceramic windowed package contains lead-bearing solder) | [DATA_NEEDED: RoHS compliance - ceramic PGA part is legacy] |
| Logic Family | TTL-compatible I/O | — |
| Usable Gates | — | 2,500 |
| Maximum User I/O Pins | — | 52 |
| Nominal Supply Voltage | — | 5 V |
| Supply Voltage Range | — | 4.75 V to 5.25 V |
| Maximum Operating Frequency | — | 62.5 MHz |
| Technology | — | CMOS, UV-erasable EPROM |
| IOL / IOH | — | 100 mA / 25 mA per pin (legacy figure, [DATA_NEEDED: verify exact drive spec]) |
| Security Bit | — | Programmable, prevents readback |
| Programming Method | — | UV erase + EPROM program (or device programmer) |
| MSL লেভেল | — | [DATA_NEEDED: MSL level] |