EPM5192JC-ES vs EPM5192JC-1 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5192JC-ES নির্দিষ্ট Intel ও EPM5192JC-1 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5192JC-ES | EPM5192JC-1 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Device Family | MAX 5000 | — |
| Device Type | CPLD (EPLD) | CPLD - Complex Programmable Logic Device |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| Configuration Memory | EPROM (UV-erasable, one-time programmable for JC-ES) | UV-EPROM (erasable under UV lamp) |
| প্যাকেজ | 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) | — |
| মাউন্টিং টাইপ | Surface Mount | — |
| Technology | CMOS | CMOS, UV-Erasable / OTP |
| Programming | Altera MAX+PLUS II or compatible programmer | — |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range for ES grade] | 0 C to +70 C (commercial) |
| সাপ্লাই ভোল্টেজ | [DATA_NEEDED: VCC nominal] | — |
| User I/O Pins | [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] | 84 |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance] | — |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| MSL লেভেল | [DATA_NEEDED: MSL rating] | — |
| Note | Datasheet source: Altera MAX 5000 family document, 52 pages | — |
| Family | — | MAX 5000 |
| Usable Gates | — | 3750 |
| Propagation Delay (tPD) | — | 40 ns (speed grade -1) |
| Maximum Internal Frequency (fMAX) | — | 62.5 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Package Type | — | 84-pin Ceramic Quad Flat Pack (CQFP), windowed |
| JEDEC Package Code | — | S-CQCC-J84 |
| Programming Interface | — | Altera MAX programming interface (parallel, pre-JTAG for this family) |
| Process | — | CMOS EPROM |
| I/O Standard | — | TTL/CMOS 5 V compatible |