EPM7096LI68-15 vs EPM7096LC84-15 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM7096LI68-15 নির্দিষ্ট Intel ও EPM7096LC84-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM7096LI68-15 | EPM7096LC84-15 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | শেষবার কেনার সুযোগ | Obsolete |
| Family | MAX 7000 (second-generation MAX architecture) | MAX 7000 |
| Macrocells | 96 | — |
| Logic Array Blocks (LABs) | 4 | 4 |
| User I/O Pins | 52 | 68 (36 per LAB, [DATA_NEEDED: exact LAB-level split]) |
| Propagation Delay (tPD) | 15 ns | — |
| Supply Voltage (VCCINT) | 5.0 V | — |
| Programmable Logic Type | EEPROM-based, in-system programmable (ISP) | — |
| Programming Interface | IEEE Std. 1149.1 JTAG | IEEE Std. 1149.1 JTAG |
| Boundary-Scan Test (BST) | Built-in JTAG BST circuitry | — |
| Output Option | Open-drain output option available | — |
| Operating Temperature Grade | Industrial (-40C to +85C) | — |
| প্যাকেজ | 68-pin PLCC (J-lead, QCCJ) | — |
| মাউন্টিং টাইপ | Surface Mount (J-lead) | Surface Mount |
| Speed Grade | -15 (15 ns tPD) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance status] |
| Process Technology | CMOS EEPROM | — |
| Series | — | MAX 7000 (second-generation MAX architecture) |
| Macro Cells | — | 96 |
| Usable Gates | — | 1,800 |
| Pin-to-Pin Propagation Delay (tPD) | — | 15 ns |
| Maximum Operating Frequency | — | 76.9 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Programmable Type | — | EE PLD (in-system programmable via JTAG) |
| অপারেটিং তাপমাত্রা | — | 0C to +70C (commercial) |
| প্যাকেজ / কেস | — | 84-PLCC (J-Lead) |
| Supplier Device Package | — | 84-PLCC (29.31 x 29.31 mm) |
| Data Retention | — | [DATA_NEEDED: data retention years] |
| Erase/Program Endurance | — | [DATA_NEEDED: erase/program cycle count] |