EPM7128STC100-15N vs EPM7128STC100-6N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM7128STC100-15N নির্দিষ্ট Intel ও EPM7128STC100-6N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM7128STC100-15N EPM7128STC100-6N
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 7000S MAX 7000S
Usable Gates 2,500 2,500
Macro Cells 128 128
Logic Array Blocks (LABs) 8 (16 macro cells each) —
Maximum User I/O 84 —
Pin-to-Pin Logic Delay (tPD) 15 ns (-15 speed grade) —
Maximum Internal Frequency 76.9 MHz 147.1 MHz
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Supply Voltage (VCCIO) 3.3 V or 5 V (per bank) 5 V
Technology CMOS EEPROM, in-system programmable —
প্যাকেজ 100-pin TQFP —
অপারেটিং তাপমাত্রা 0C to +70C (commercial) 0C to +70C (Commercial)
JTAG (IEEE 1149.1) Yes - in-system programming —
Output Options Totem-pole or open-drain (per pin) —
Dedicated Inputs 4 global inputs —
RoHS স্ট্যাটাস Non-RoHS (legacy SnPb finish typical) Non-Compliant (lead-bearing package)
লাইফসাইকেল স্ট্যাটাস Obsolete (PDN effective 2017-06-01) —
User I/Os — 84
Logic Family — CMOS
পিনের সংখ্যা — 100
Package Type — TQFP-100
Internal Counter Frequency — 250 MHz
Propagation Delay (tPD) — 6 ns
Pin-to-Pin Delay — 4.5 ns
Process Technology — CMOS EEPROM
Programmability — In-System Programmable (ISP) via JTAG
JTAG Support — IEEE 1149.1 Boundary Scan
মাউন্টিং টাইপ — Surface Mount

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট