MPC8548PXAUJB vs MPC8536EAVTAQG তুলনা
. বিস্তৃত সাথে-সাথে তুলনা MPC8548PXAUJB নির্দিষ্ট NXP Semiconductors ও MPC8536EAVTAQG নির্দিষ্ট NXP Semiconductors. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
NXP Semiconductors
MPC8548PXAUJB - PowerPC e500 MPU 1.333GHz 783-FCBGA | NXP
MPC8548PXAUJB ✓ সক্রিয়NXP Semiconductors
MPC8536EAVTAQG - PowerQUICC III 1GHz e500 MPU | NXP/Freescale
MPC8536EAVTAQG Nrndবিশিষ্টতা তুলনা
| পারামিটার | MPC8548PXAUJB | MPC8536EAVTAQG |
|---|---|---|
| ব্র্যান্ড | NXP Semiconductors | NXP Semiconductors |
| ক্যাটাগরি | Microcontrollers | Microcontrollers |
| লাইফসাইকেল স্ট্যাটাস | সক্রিয় | NRND |
| Manufacturer | NXP Semiconductors (formerly Freescale) | — |
| Series | PowerQUICC III / MPC85xx | — |
| Core Architecture | PowerPC e500 (32-bit) | — |
| Number of Cores | 1 | 1 |
| Maximum Core Frequency | 1.333 GHz | — |
| প্যাকেজ | 783-FCBGA (29x29 mm) | 783-FCPBGA (29x29 mm) |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount (BGA) |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| L1 Cache | 32 KB instruction + 32 KB data | — |
| L2 Cache | [DATA_NEEDED: L2 cache size] | — |
| Memory Controller | DDR2 SDRAM, up to [DATA_NEEDED: max memory] | — |
| Ethernet | 4x Gigabit Ethernet (SGMII) | — |
| PCI Express | [DATA_NEEDED: PCIe lane count] | — |
| RapidIO | Yes (serial RapidIO) | — |
| QUICC Engine | Yes (protocol offload subsystem) | — |
| RoHS স্ট্যাটাস | Compliant (per NXP product page) | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | Yes | — |
| Processor Series | — | MPC85xx (PowerQUICC III) |
| Core | — | PowerPC e500, 32-bit |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | — | 1.0 GHz |
| ডেটা বাস প্রস্থ | — | 32 bit |
| Encryption Support | — | Yes ('E' suffix indicates encryption-enabled silicon) |
| সাপ্লাই ভোল্টেজ | — | [DATA_NEEDED: core/IO supply voltage] |
| Integrated Peripherals | — | QUICC Engine, DDR controller, Gigabit Ethernet, PCI Express |
| Instruction Set Architecture | — | Power Architecture (Book-E) |
| On-chip Cache | — | [DATA_NEEDED: L1/L2 cache configuration] |
| MSL লেভেল | — | [DATA_NEEDED: MSL rating] |