10CL055YU484C6G vs 10CL055YU484I7G Vergleich

Detaillierter Direktvergleich von 10CL055YU484C6G von Altera und 10CL055YU484I7G von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter 10CL055YU484C6G 10CL055YU484I7G
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv Aktiv
Lagerstatus In Stock In Stock
Stückpreis (USD) $24,38 $35,10
Family Cyclone 10 LP Cyclone 10 LP
Logic Elements (LE) 55,856 —
Embedded Memory Bits 2,396,160 bits (approximately 2.5 Mb) 2,396,160 bits
Maximum User I/Os 321 321
Embedded 18x18 Multipliers 156 —
PLLs 4 4
Global Clocks 20 —
Core Voltage 1.0 V (typical) —
I/O Voltage Standards LVDS, LVTTL, LVCMOS, SSTL, HSTL (1.2 V to 3.3 V) —
Speed Grade 6 (commercial, slowest in family) -7 (I7, industrial)
Gehäuse 484-pin UBGA (19 mm x 19 mm) 484-ball UBGA (Ultra FineLine BGA), 19 mm x 19 mm
Process Technology TSMC 60 nm low-power 60 nm low-power CMOS
Betriebstemperatur 0 C to +85 C (commercial, C suffix) —
Montageart Surface Mount —
MSL-Level [DATA_NEEDED: MSL level per JEDEC J-STD-020] 3 (per JEDEC J-STD-020)
RoHS-Status Compliant Compliant
Lead-Free / Halogen-Free Yes / [DATA_NEEDED: halogen-free status] —
Configuration Modes Active Serial (AS), Passive Serial (PS), JTAG JTAG, AS, PS, FPP
Transceivers None (Cyclone 10 LP family does not include SERDES) —
Hard Memory Controller Yes (DDR/DDR2/DDR3/LPDDR2 via soft IP) —
Logic Elements — 55,856
M9K Memory Blocks — 260
DSP Blocks (18x18 multipliers) — 156
Global Clock Networks — 20
Betriebs-Sperrschichttemperatur — -40C to +100C
Core Voltage (VCCINT) — 1.0V (typical), 1.1V nominal
I/O Voltage (VCCIO) — 1.2V to 3.3V (bank-dependent)
LVDS Data Rate — Up to 875 Mbps per channel

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern