10CL055YU484C6G vs 10CL055YU484I7G Comparação

Comparação detalhada lado a lado de 10CL055YU484C6G por Altera e 10CL055YU484I7G por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro 10CL055YU484C6G 10CL055YU484I7G
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Ativo Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $24,38 $35,10
Family Cyclone 10 LP Cyclone 10 LP
Logic Elements (LE) 55,856 —
Embedded Memory Bits 2,396,160 bits (approximately 2.5 Mb) 2,396,160 bits
Maximum User I/Os 321 321
Embedded 18x18 Multipliers 156 —
PLLs 4 4
Global Clocks 20 —
Core Voltage 1.0 V (typical) —
I/O Voltage Standards LVDS, LVTTL, LVCMOS, SSTL, HSTL (1.2 V to 3.3 V) —
Speed Grade 6 (commercial, slowest in family) -7 (I7, industrial)
Encapsulamento 484-pin UBGA (19 mm x 19 mm) 484-ball UBGA (Ultra FineLine BGA), 19 mm x 19 mm
Process Technology TSMC 60 nm low-power 60 nm low-power CMOS
Temperatura de operação 0 C to +85 C (commercial, C suffix) —
Tipo de montagem Surface Mount —
Nível MSL [DATA_NEEDED: MSL level per JEDEC J-STD-020] 3 (per JEDEC J-STD-020)
Status RoHS Compliant Compliant
Lead-Free / Halogen-Free Yes / [DATA_NEEDED: halogen-free status] —
Configuration Modes Active Serial (AS), Passive Serial (PS), JTAG JTAG, AS, PS, FPP
Transceivers None (Cyclone 10 LP family does not include SERDES) —
Hard Memory Controller Yes (DDR/DDR2/DDR3/LPDDR2 via soft IP) —
Logic Elements — 55,856
M9K Memory Blocks — 260
DSP Blocks (18x18 multipliers) — 156
Global Clock Networks — 20
Temperatura de junção de operação — -40C to +100C
Core Voltage (VCCINT) — 1.0V (typical), 1.1V nominal
I/O Voltage (VCCIO) — 1.2V to 3.3V (bank-dependent)
LVDS Data Rate — Up to 875 Mbps per channel

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação