EPC2L20 vs EPC2LI20 Vergleich

Detaillierter Direktvergleich von EPC2L20 von Altera und EPC2LI20 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC2L20 EPC2LI20
Marke Altera Altera
Kategorie Memory ICs Memory ICs
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $25,80 $5,95
Speichertyp Configuration PROM (non-volatile) Flash (in-system programmable)
Speichergröße 1.6 Mbit 1.6 Mb (1,572,864 bits)
Speicherorganisation 8-bit byte —
Schnittstelle Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532) —
Programmability In-system programmable via JTAG —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V (VCCSEL selectable) —
Cascade Support Yes - multi-device daisy chain —
Boundary Scan JTAG IEEE 1149.1 BST —
Gehäuse 20-pin PLCC (J-lead) —
Montageart Surface Mount (PLCC socket compatible) Surface Mount (PLCC socket-compatible)
Betriebstemperatur [DATA_NEEDED: operating temperature range] -40 C to +85 C (Industrial)
MSL-Level [DATA_NEEDED: MSL rating] [DATA_NEEDED: MSL level]
RoHS-Status RoHS Compliant (per IC Components listing) [DATA_NEEDED: RoHS status]
Process Technology Low-power CMOS —
Target FPGAs APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix —
Programmable Type — In System Programmable (ISP)
Funktion — Configuration PROM for SRAM-based FPGAs
Supply Voltage - Operating — 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing)
Gehäuse / Bauform — 20-PLCC (J-lead, 9x9 mm)
Configuration Interface — Serial or Byte-wide (parallel)
Decompression — On-chip (supports compressed bitstreams)
JTAG / ISP Interface — IEEE 1532 (TCK, TMS, TDI, TDO)
Multi-Device Support — Yes (daisy-chain configuration)
User-Accessible Memory — Yes (unused flash available to user logic)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern