EPC2LC20N-W vs EPC2CC20N Vergleich

Detaillierter Direktvergleich von EPC2LC20N-W von Altera und EPC2CC20N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC2LC20N-W EPC2CC20N
Marke Altera Altera
Kategorie Memory ICs FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $6,45 $10,85
Speichertyp EPROM (UV-erasable, ISP) —
Speichergröße 1.6 Mbit —
Programmable Type In System Programmable —
Configuration Interface Serial (DATA, DCLK, OE, nCS) 16-bit parallel (FPP) / Passive Serial (PS)
Internal Oscillator Frequency 66.7 MHz —
Supply Voltage (VCC) 3.0 V to 3.6 V, 4.75 V to 5.25 V 3.3 V
ISP Interface JTAG (IEEE 1149.1) —
Supported FPGA Families APEX 20K, ACEX 1K, Mercury, FLEX 10K, Stratix, Cyclone —
Gehäuse 20-LCC (J-Lead) PLCC-20 PLCC-20
Montageart Surface Mount Surface Mount (PLCC-20 socket compatible)
Packaging Tape & Reel (-W suffix) —
Cascade Support Yes (with other EPC2 devices) —
Pin-Anzahl 20 —
Lead-Free / RoHS [DATA_NEEDED: RoHS status for -W variant] —
Betriebstemperatur [DATA_NEEDED: operating temperature range] [DATA_NEEDED: industrial/commercial temp range]
Funktion — Configuration device for SRAM-based LUT FPGAs
Density — [DATA_NEEDED: bitstream density in bits]
Programming Interface — JTAG (IEEE 1149.1) via ByteBlasterMV / USB-Blaster
In-System Programmable — Yes
Error Detection — 16-bit CRC on configuration frames
Configuration Modes Supported — FPP and PS (depends on host FPGA)
Cascadable — Yes (multiple EPC2 devices for larger bitstreams)
Open-Drain Status Pin — Yes (CONF_DONE / nSTATUS compatible)
MSL-Level — [DATA_NEEDED: MSL rating]
RoHS-Status — [DATA_NEEDED: RoHS compliance status]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern