EPC2LC20N-W vs EPC2CC20N Comparaison

Comparaison détaillée côte à côte de EPC2LC20N-W par Altera et EPC2CC20N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LC20N-W EPC2CC20N
Marque Altera Altera
Catégorie Memory ICs FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $6,45 $10,85
Type de mémoire EPROM (UV-erasable, ISP) —
Taille de mémoire 1.6 Mbit —
Programmable Type In System Programmable —
Configuration Interface Serial (DATA, DCLK, OE, nCS) 16-bit parallel (FPP) / Passive Serial (PS)
Internal Oscillator Frequency 66.7 MHz —
Supply Voltage (VCC) 3.0 V to 3.6 V, 4.75 V to 5.25 V 3.3 V
ISP Interface JTAG (IEEE 1149.1) —
Supported FPGA Families APEX 20K, ACEX 1K, Mercury, FLEX 10K, Stratix, Cyclone —
Boîtier 20-LCC (J-Lead) PLCC-20 PLCC-20
Type de montage Surface Mount Surface Mount (PLCC-20 socket compatible)
Packaging Tape & Reel (-W suffix) —
Cascade Support Yes (with other EPC2 devices) —
Nombre de broches 20 —
Lead-Free / RoHS [DATA_NEEDED: RoHS status for -W variant] —
Température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: industrial/commercial temp range]
Fonction — Configuration device for SRAM-based LUT FPGAs
Density — [DATA_NEEDED: bitstream density in bits]
Programming Interface — JTAG (IEEE 1149.1) via ByteBlasterMV / USB-Blaster
In-System Programmable — Yes
Error Detection — 16-bit CRC on configuration frames
Configuration Modes Supported — FPP and PS (depends on host FPGA)
Cascadable — Yes (multiple EPC2 devices for larger bitstreams)
Open-Drain Status Pin — Yes (CONF_DONE / nSTATUS compatible)
Niveau MSL — [DATA_NEEDED: MSL rating]
Statut RoHS — [DATA_NEEDED: RoHS compliance status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis