EPC2LI20PULLS vs EPC2LI20 Vergleich

Detaillierter Direktvergleich von EPC2LI20PULLS von Intel und EPC2LI20 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC2LI20PULLS EPC2LI20
Marke Intel Altera
Kategorie Memory ICs Memory ICs
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,75 $5,95
Speichertyp Serial Configuration Flash PROM Flash (in-system programmable)
Speichergröße 1.6 Mbit 1.6 Mb (1,572,864 bits)
Configuration Interface Serial (Altera FPP / PS modes) Serial or Byte-wide (parallel)
Maximale Taktfrequenz 10 MHz —
Supply Voltage (VCC) 3.0 V to 3.6 V (3.3 V typical) —
I/O Tolerance 5 V tolerant configuration pins —
Programmability In-system via IEEE 1149.1 JTAG —
Compression Support Yes (real-time decompression in target FPGA) —
Multi-Device Cascade Yes (daisy-chain supported) —
Betriebstemperatur -40C to +85C (industrial) -40 C to +85 C (Industrial)
Gehäuse 20-pin PLCC (J-Lead, 9x9 mm) —
Montageart Surface Mount / Socket Surface Mount (PLCC socket-compatible)
MSL-Level 3 (168 hours) [DATA_NEEDED: MSL level]
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free finish] —
Compatible FPGA Families Cyclone, Stratix, APEX, ACEX, Mercury, Excalibur —
Programmable Type — In System Programmable (ISP)
Funktion — Configuration PROM for SRAM-based FPGAs
Supply Voltage - Operating — 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing)
Gehäuse / Bauform — 20-PLCC (J-lead, 9x9 mm)
Decompression — On-chip (supports compressed bitstreams)
JTAG / ISP Interface — IEEE 1532 (TCK, TMS, TDI, TDO)
Multi-Device Support — Yes (daisy-chain configuration)
User-Accessible Memory — Yes (unused flash available to user logic)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern