EPC8QC100 vs EPC2TC32V Vergleich

Detaillierter Direktvergleich von EPC8QC100 von Altera und EPC2TC32V von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC8QC100 EPC2TC32V
Marke Altera Altera
Kategorie Memory ICs Memory ICs
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $17,50 $9,20
Speichertyp Configuration PROM (Flash-based) In-System Programmable Configuration PROM
Speichergröße 8 Mbit 1.6 Mbit
Flash Access Time 90 ns (~10 MHz) —
Configuration Bus Width 16-bit (DQ[]) —
Configuration Bandwidth Up to 160 Mbps —
Decompression Support Yes (Altera proprietary) —
Supported Configuration Modes FPP, PS, AS (FPGA-dependent) —
ISP Interface JTAG (IEEE 1149.1) —
Versorgungsspannung 3.3 V —
Betriebstemperatur 0C to +70C (Commercial) 0 C to +70 C (commercial)
Gehäuse 100-Pin PQFP (20 x 14 mm) 32-pin TQFP (7 mm x 7 mm)
Montageart Surface Mount Surface Mount
Compatible FPGA Families Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K APEX 20K, APEX II, FLEX 10K/10KE, ACEX 1K, Cyclone (original), Stratix (original)
RoHS-Status [DATA_NEEDED: RoHS compliance] Compliant
Lead Free [DATA_NEEDED: lead-free status] —
Speicherorganisation — x8 (configurable serial/parallel output)
Supply Voltage (VCC) — 3.0 V to 3.6 V (3.3 V nominal)
I/O Voltage Tolerance — 5 V tolerant
Schnittstelle — Passive Serial (PS), Passive Parallel Async (PPA), Passive Parallel Sync (PPS), JTAG ISP
Programming Method — In-system via JTAG (IEEE 1149.1)
Cascadable — Yes (multiple EPC2s daisy-chain for larger bitstreams)
MSL-Level — [DATA_NEEDED: MSL level]
Configuration Hand-shake Pins — nCONFIG, nSTATUS, CONF_DONE, DCLK
Lead-Free — Yes

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern