EPC8QC100 vs EPC2TC32V Comparação

Comparação detalhada lado a lado de EPC8QC100 por Altera e EPC2TC32V por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPC8QC100 EPC2TC32V
Marca Altera Altera
Categoria Memory ICs Memory ICs
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $17,50 $9,20
Tipo de memória Configuration PROM (Flash-based) In-System Programmable Configuration PROM
Tamanho da memória 8 Mbit 1.6 Mbit
Flash Access Time 90 ns (~10 MHz) —
Configuration Bus Width 16-bit (DQ[]) —
Configuration Bandwidth Up to 160 Mbps —
Decompression Support Yes (Altera proprietary) —
Supported Configuration Modes FPP, PS, AS (FPGA-dependent) —
ISP Interface JTAG (IEEE 1149.1) —
Tensão de alimentação 3.3 V —
Temperatura de operação 0C to +70C (Commercial) 0 C to +70 C (commercial)
Encapsulamento 100-Pin PQFP (20 x 14 mm) 32-pin TQFP (7 mm x 7 mm)
Tipo de montagem Surface Mount Surface Mount
Compatible FPGA Families Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K APEX 20K, APEX II, FLEX 10K/10KE, ACEX 1K, Cyclone (original), Stratix (original)
Status RoHS [DATA_NEEDED: RoHS compliance] Compliant
Lead Free [DATA_NEEDED: lead-free status] —
Organização da memória — x8 (configurable serial/parallel output)
Supply Voltage (VCC) — 3.0 V to 3.6 V (3.3 V nominal)
I/O Voltage Tolerance — 5 V tolerant
Interface — Passive Serial (PS), Passive Parallel Async (PPA), Passive Parallel Sync (PPS), JTAG ISP
Programming Method — In-system via JTAG (IEEE 1149.1)
Cascadable — Yes (multiple EPC2s daisy-chain for larger bitstreams)
Nível MSL — [DATA_NEEDED: MSL level]
Configuration Hand-shake Pins — nCONFIG, nSTATUS, CONF_DONE, DCLK
Lead-Free — Yes

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação