EPC8QC100 vs EPC2TC32V Comparación

Comparación detallada lado a lado de EPC8QC100 por Altera y EPC2TC32V por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPC8QC100 EPC2TC32V
Marca Altera Altera
Categoría Memory ICs Memory ICs
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $17,50 $9,20
Tipo de memoria Configuration PROM (Flash-based) In-System Programmable Configuration PROM
Tamaño de memoria 8 Mbit 1.6 Mbit
Flash Access Time 90 ns (~10 MHz) —
Configuration Bus Width 16-bit (DQ[]) —
Configuration Bandwidth Up to 160 Mbps —
Decompression Support Yes (Altera proprietary) —
Supported Configuration Modes FPP, PS, AS (FPGA-dependent) —
ISP Interface JTAG (IEEE 1149.1) —
Tensión de alimentación 3.3 V —
Temperatura de funcionamiento 0C to +70C (Commercial) 0 C to +70 C (commercial)
Encapsulado 100-Pin PQFP (20 x 14 mm) 32-pin TQFP (7 mm x 7 mm)
Tipo de montaje Surface Mount Surface Mount
Compatible FPGA Families Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K APEX 20K, APEX II, FLEX 10K/10KE, ACEX 1K, Cyclone (original), Stratix (original)
Estado RoHS [DATA_NEEDED: RoHS compliance] Compliant
Lead Free [DATA_NEEDED: lead-free status] —
Organización de memoria — x8 (configurable serial/parallel output)
Supply Voltage (VCC) — 3.0 V to 3.6 V (3.3 V nominal)
I/O Voltage Tolerance — 5 V tolerant
Interfaz — Passive Serial (PS), Passive Parallel Async (PPA), Passive Parallel Sync (PPS), JTAG ISP
Programming Method — In-system via JTAG (IEEE 1149.1)
Cascadable — Yes (multiple EPC2s daisy-chain for larger bitstreams)
Nivel MSL — [DATA_NEEDED: MSL level]
Configuration Hand-shake Pins — nCONFIG, nSTATUS, CONF_DONE, DCLK
Lead-Free — Yes

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización