EPM240T100I5 vs EPM240T100I3N Vergleich
Detaillierter Direktvergleich von EPM240T100I5 von Intel und EPM240T100I3N von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.
Intel
EPM240T100I3N - 192-Macrocell MAX II CPLD, 100-TQFP, Industrial | Intel
EPM240T100I3N ⚠ Letzte BestellmöglichkeitSpezifikationsvergleich
| Parameter | EPM240T100I5 | EPM240T100I3N |
|---|---|---|
| Marke | Intel | Intel |
| Kategorie | FPGA & CPLD | FPGA & CPLD |
| Lebenszyklusstatus | Aktiv | Letzte Kaufgelegenheit |
| Lagerstatus | In Stock | In Stock |
| Stückpreis (USD) | $5,88 | $5,45 |
| Family | MAX II | MAX II |
| Series | EPM240 | — |
| Device Sub-family | EPM240T100 | — |
| Logic Elements (LE) | 240 | — |
| Equivalent Macrocells | 192 | — |
| User Flash Memory (UFM) | 8 Kbits | — |
| Maximum User I/O Pins | 80 | 80 |
| Gehäuse | TQFP-100 (100-pin) | TQFP-100 (T100), 14x14 mm, 0.5 mm pitch |
| Betriebstemperatur | -40C to +100C (industrial) | — |
| Speed Grade | I5 | 3 |
| Core Voltage | 3.3 V | — |
| MultiVolt I/O Support | 1.5 V / 1.8 V / 2.5 V / 3.3 V | 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Propagation Delay (typical) | 4-7 ns | — |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | JTAG / IEEE 1149.1 ISP |
| Montageart | Surface Mount | — |
| RoHS-Status | [DATA_NEEDED: rohs status] | Compliant |
| Device Logic Elements / Macrocells | — | 192 macrocells |
| Number of Logic Array Blocks (LABs) | — | 4 |
| On-chip User Flash Memory | — | 8 Kbits |
| Internal Performance | — | 304 MHz |
| Pin-to-pin Logic Delay (tPD1) | — | 4.6 ns |
| Global Clock Networks | — | 4 |
| Technology Node | — | 0.18 um, 6-layer-metal flash CMOS |
| Supply Voltage - Core | — | 2.5 V / 3.3 V |
| Betriebs-Sperrschichttemperatur | — | -40C to +100C (industrial, 'I' grade) |
| Instant-on (non-volatile) | — | Yes (flash-based) |
| MSL-Level | — | 3 (per JEDEC J-STD-020) |