EPM240T100I5 vs EPM240T100I3N 比較
詳細な並列比較: EPM240T100I5 メーカー: Intel および EPM240T100I3N メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Intel
EPM240T100I3N - 192-Macrocell MAX II CPLD, 100-TQFP, Industrial | Intel
EPM240T100I3N ⚠ ラストタイムバイ仕様比較
| パラメータ | EPM240T100I5 | EPM240T100I3N |
|---|---|---|
| ブランド | Intel | Intel |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | 有効 | ラストバイ |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $5.88 | $5.45 |
| Family | MAX II | MAX II |
| Series | EPM240 | — |
| Device Sub-family | EPM240T100 | — |
| Logic Elements (LE) | 240 | — |
| Equivalent Macrocells | 192 | — |
| User Flash Memory (UFM) | 8 Kbits | — |
| Maximum User I/O Pins | 80 | 80 |
| パッケージ | TQFP-100 (100-pin) | TQFP-100 (T100), 14x14 mm, 0.5 mm pitch |
| 動作温度 | -40C to +100C (industrial) | — |
| Speed Grade | I5 | 3 |
| Core Voltage | 3.3 V | — |
| MultiVolt I/O Support | 1.5 V / 1.8 V / 2.5 V / 3.3 V | 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Propagation Delay (typical) | 4-7 ns | — |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | JTAG / IEEE 1149.1 ISP |
| 実装タイプ | Surface Mount | — |
| RoHS ステータス | [DATA_NEEDED: rohs status] | Compliant |
| Device Logic Elements / Macrocells | — | 192 macrocells |
| Number of Logic Array Blocks (LABs) | — | 4 |
| On-chip User Flash Memory | — | 8 Kbits |
| Internal Performance | — | 304 MHz |
| Pin-to-pin Logic Delay (tPD1) | — | 4.6 ns |
| Global Clock Networks | — | 4 |
| Technology Node | — | 0.18 um, 6-layer-metal flash CMOS |
| Supply Voltage - Core | — | 2.5 V / 3.3 V |
| 動作接合温度 | — | -40C to +100C (industrial, 'I' grade) |
| Instant-on (non-volatile) | — | Yes (flash-based) |
| MSLレベル | — | 3 (per JEDEC J-STD-020) |