EPM3128ATC144-7N vs EPM3128ATI144-10 Vergleich

Detaillierter Direktvergleich von EPM3128ATC144-7N von Altera und EPM3128ATI144-10 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3128ATC144-7N EPM3128ATI144-10
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,25 $10,85
Series MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture EEPROM-based, MAX architecture —
Number of Macrocells 128 —
Number of Usable Gates Up to 10,000 —
User I/Os 96 98
Pin-Anzahl 144 144
Gehäuse TQFP-144 (20 x 20 mm, 0.5 mm pitch) TQFP-144 (FINE LINE)
Logic Family CMOS CMOS, EEPROM-based
Propagation Delay (tPD) 7.5 ns (pin-to-pin, -7 speed grade) —
Counter Frequency Up to 227.3 MHz 98 MHz typical
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) —
Betriebstemperatur 0 °C to +70 °C (commercial) -40C to +85C (Industrial)
In-System Programmability (ISP) Yes, via JTAG (IEEE 1149.1) —
PCI Compliance Compatible with PCI Local Bus Specification Rev. 2.2 PCI Local Bus Spec Rev 2.2 (speed grades -4 to -10)
Montageart Surface Mount (SMD/SMT) Surface Mount (Gull-Wing TQFP)
RoHS-Status Lead-free (-7N suffix indicates Pb-free finish) Compliant (lead-free TQFP)
Family — MAX 3000A
Usable Gates — 2,500
Macro Cells — 128
Logic Array Blocks (LABs) — 8
Supply Voltage (VCCINT) — 3.3 V
Pin-to-Pin Delay — 10 ns (speed grade -10)
Programming Interface — IEEE 1149.1 JTAG (ISP)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern