EPM3128ATC144-7N vs EPM3128ATI144-10 Comparaison
Comparaison détaillée côte à côte de EPM3128ATC144-7N par Altera et EPM3128ATI144-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM3128ATI144-10 - MAX 3000A CPLD 128 Macro 98 I/O TQFP-144 | Intel/Altera
EPM3128ATI144-10 NrndComparaison des spécifications
| Paramètre | EPM3128ATC144-7N | EPM3128ATI144-10 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,25 | $10,85 |
| Series | MAX 3000A | — |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Architecture | EEPROM-based, MAX architecture | — |
| Number of Macrocells | 128 | — |
| Number of Usable Gates | Up to 10,000 | — |
| User I/Os | 96 | 98 |
| Nombre de broches | 144 | 144 |
| Boîtier | TQFP-144 (20 x 20 mm, 0.5 mm pitch) | TQFP-144 (FINE LINE) |
| Logic Family | CMOS | CMOS, EEPROM-based |
| Propagation Delay (tPD) | 7.5 ns (pin-to-pin, -7 speed grade) | — |
| Counter Frequency | Up to 227.3 MHz | 98 MHz typical |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (MultiVolt) | — |
| Température de fonctionnement | 0 °C to +70 °C (commercial) | -40C to +85C (Industrial) |
| In-System Programmability (ISP) | Yes, via JTAG (IEEE 1149.1) | — |
| PCI Compliance | Compatible with PCI Local Bus Specification Rev. 2.2 | PCI Local Bus Spec Rev 2.2 (speed grades -4 to -10) |
| Type de montage | Surface Mount (SMD/SMT) | Surface Mount (Gull-Wing TQFP) |
| Statut RoHS | Lead-free (-7N suffix indicates Pb-free finish) | Compliant (lead-free TQFP) |
| Family | — | MAX 3000A |
| Usable Gates | — | 2,500 |
| Macro Cells | — | 128 |
| Logic Array Blocks (LABs) | — | 8 |
| Supply Voltage (VCCINT) | — | 3.3 V |
| Pin-to-Pin Delay | — | 10 ns (speed grade -10) |
| Programming Interface | — | IEEE 1149.1 JTAG (ISP) |