EPM3512AFI256-10 vs EPM3512AFC256-7N Vergleich

Detaillierter Direktvergleich von EPM3512AFI256-10 von Intel und EPM3512AFC256-7N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFI256-10 EPM3512AFC256-7N
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $18,75 $61,00
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Equivalent Gates 10,000 —
Macrocells 512 512
User I/Os 208 208
Pin-to-Pin Logic Delay (tPD) 4.5 ns —
Maximum Counter Frequency 227.3 MHz —
Propagation Delay 7.5 ns (max, per chipdig summary) —
Core Voltage 3.3 V —
MultiVolt I/O Levels 5.0 V / 3.3 V / 2.5 V —
Process Technology CMOS EEPROM CMOS EEPROM, 0.30 um
In-System Programmability Yes, IEEE Std. 1532 (3.3 V ISP) IEEE Std. 1532 compliant
Gehäuse FBGA-256 (FineLine BGA, 256 balls) 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch
Betriebstemperatur 0C to +70C (commercial) 0 C to 70 C (commercial)
Logic Family CMOS —
RoHS-Status [DATA_NEEDED: rohs_status] [DATA_NEEDED: RoHS status]
Versorgungsspannung 3.3 V (core); MultiVolt I/O to 5.0 V —
Usable Gates — 10,000
Logic Blocks — 16 (32 macrocells each)
Propagation Delay (tPD) — 7.5 ns
Maximum Internal Frequency (fMAX) — 116.3 MHz
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V
5V Tolerant I/O — Yes
Programming Interface — JTAG (IEEE 1149.1)
Montageart — Surface Mount

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern