EPM5128JC-1 vs EPM5128JC Vergleich

Detaillierter Direktvergleich von EPM5128JC-1 von Altera und EPM5128JC von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5128JC-1 EPM5128JC
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $24,95 $9,75
Family MAX 5000 —
Device Type Erasable Programmable Logic Device (EPLD/CPLD) EPLD / CPLD
Macrocells 128 —
Usable Gates 2,500 —
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Maximum Operating Frequency 62.5 MHz —
Pin-to-Pin Propagation Delay (tPD) 40 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (typical)
Technology CMOS, UV-erasable EPROM —
Gehäuse 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) —
Montageart Surface Mount Surface Mount (PLCC socket or solder)
Betriebstemperatur [DATA_NEEDED: temperature grade] Commercial 0C to +70C
Programming Interface JTAG / Altera dedicated programmer Altera MAX+PLUS II / A+PLUS / legacy programmer
Configuration Memory Non-volatile EPROM (UV-erasable) UV-erasable EPROM (windowed package)
RoHS-Status non_compliant (ceramic windowed package) [DATA_NEEDED: RoHS status - legacy part]
Lebenszyklusstatus Obsolete - last-time-buy inventory only —
Product Family — MAX 5000
Macrocell Count — 128
Propagation Delay (tPD) — 35 ns
Logic Elements — Programmable AND/OR/XOR array
Anzahl der Pins — 68
Package Type — PLCC-68 (JLCC) ceramic, J-leaded
Dedicated Inputs — 8
User I/O Pins — [DATA_NEEDED: user I/O pin count]
Boundary Scan — JTAG IEEE 1149.1 (family feature)
Process Technology — CMOS EPROM
Lead-Free — [DATA_NEEDED: lead-free status]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern