EPM5192GC-2 vs EPM5192GC-1 Vergleich

Detaillierter Direktvergleich von EPM5192GC-2 von Altera und EPM5192GC-1 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5192GC-2 EPM5192GC-1
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $92,00 $17,85
Family MAX 5000 MAX 5000 (Classic)
Macrocells 192 192
Logic Array Blocks 16 (LABs of 16 macrocells each) —
Usable I/O Pins [DATA_NEEDED: exact user I/O count for PGA package] —
Propagation Delay (tPD) 12 ns typical (-2 grade) —
Counter Frequency 100 MHz minimum —
Supply Voltage (VCC) 5 V nominal 4.75 V to 5.25 V
Technology CMOS EPROM —
Programmable Technology UV-erasable / one-time programmable —
Programming Toolchain Altera MAX+PLUS II —
Package Type Pin Grid Array (PGA), ceramic —
Betriebstemperatur Commercial (0C to +70C) [DATA_NEEDED: operating temperature grade]
Speed Grade -2 —
RoHS-Status Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing) [DATA_NEEDED: RoHS status]
Montageart Through-hole (PGA socket) Through-Hole (PGA)
Logic Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 3,750
Logic Array Blocks (LABs) — 12
Dedicated Inputs — 7
User I/O Pins — 64
Maximum Propagation Delay (tPD) — 40 ns
Maximum Frequency (fMAX) — 62.5 MHz
Process Technology — CMOS, UV-erasable / OTP
Gehäuse — 100-pin Ceramic PGA (GC)
Configuration Method — UV-Erase / One-Time Programmable
Interconnect — Peripheral Interconnect Array (PIA)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern