EPM5192JC68 vs EPM5192JC Vergleich

Detaillierter Direktvergleich von EPM5192JC68 von Altera und EPM5192JC von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5192JC68 EPM5192JC
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $15,85 $16,40
Device Family MAX 5000 —
Product Type EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Logic Elements / Macrocells 192 macrocells —
User I/O Pins 76 —
Anzahl der Pins 68 —
Package Type PLCC-68 (J-Lead) —
Betriebstemperatur 0C to 70C (commercial, JC suffix) [DATA_NEEDED: commercial / industrial / military grade]
Versorgungsspannung [DATA_NEEDED: VCC] [DATA_NEEDED: VCC nominal]
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD] —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX] —
Configuration Memory UV-Erasable EPROM —
Programmable Interconnect Programmable Logic Array + Macrocells —
Dedicated Inputs 12 —
Clock Pins 4 dedicated —
Montageart Surface Mount (PLCC socket compatible) Surface Mount
RoHS-Status [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: original Altera marking not RoHS]
Programming Tool MAX+PLUS II (legacy) —
Series — EPM5192 (Classic / MAX-class)
Macrocells — 192
Logic Array Blocks (LABs) — 12
Interconnect Architecture — Programmable Interconnect Array (PIA)
Process Technology — CMOS EPROM (UV-erasable)
Gehäuse — 68-pin PLCC (JC) windowed ceramic
Programming Method — UV-erase + EPROM programmer
Non-Volatile Configuration — Yes (EPROM cell array)
Logic Family — Classic CPLD (EPM5xxx series)
Propagation Delay — [DATA_NEEDED: tpd spec by speed grade]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern