EPM5192JC68 vs EPM5192JC Comparación

Comparación detallada lado a lado de EPM5192JC68 por Altera y EPM5192JC por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JC68 EPM5192JC
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $15,85 $16,40
Device Family MAX 5000 —
Product Type EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Logic Elements / Macrocells 192 macrocells —
User I/O Pins 76 —
Número de pines 68 —
Package Type PLCC-68 (J-Lead) —
Temperatura de funcionamiento 0C to 70C (commercial, JC suffix) [DATA_NEEDED: commercial / industrial / military grade]
Tensión de alimentación [DATA_NEEDED: VCC] [DATA_NEEDED: VCC nominal]
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD] —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX] —
Configuration Memory UV-Erasable EPROM —
Programmable Interconnect Programmable Logic Array + Macrocells —
Dedicated Inputs 12 —
Clock Pins 4 dedicated —
Tipo de montaje Surface Mount (PLCC socket compatible) Surface Mount
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: original Altera marking not RoHS]
Programming Tool MAX+PLUS II (legacy) —
Series — EPM5192 (Classic / MAX-class)
Macrocells — 192
Logic Array Blocks (LABs) — 12
Interconnect Architecture — Programmable Interconnect Array (PIA)
Process Technology — CMOS EPROM (UV-erasable)
Encapsulado — 68-pin PLCC (JC) windowed ceramic
Programming Method — UV-erase + EPROM programmer
Non-Volatile Configuration — Yes (EPROM cell array)
Logic Family — Classic CPLD (EPM5xxx series)
Propagation Delay — [DATA_NEEDED: tpd spec by speed grade]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización