EPM5192JC68 vs EPM5192JC Comparaison

Comparaison détaillée côte à côte de EPM5192JC68 par Altera et EPM5192JC par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC68 EPM5192JC
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,85 $16,40
Device Family MAX 5000 —
Product Type EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Logic Elements / Macrocells 192 macrocells —
User I/O Pins 76 —
Nombre de broches 68 —
Package Type PLCC-68 (J-Lead) —
Température de fonctionnement 0C to 70C (commercial, JC suffix) [DATA_NEEDED: commercial / industrial / military grade]
Tension d'alimentation [DATA_NEEDED: VCC] [DATA_NEEDED: VCC nominal]
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD] —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX] —
Configuration Memory UV-Erasable EPROM —
Programmable Interconnect Programmable Logic Array + Macrocells —
Dedicated Inputs 12 —
Clock Pins 4 dedicated —
Type de montage Surface Mount (PLCC socket compatible) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: original Altera marking not RoHS]
Programming Tool MAX+PLUS II (legacy) —
Series — EPM5192 (Classic / MAX-class)
Macrocells — 192
Logic Array Blocks (LABs) — 12
Interconnect Architecture — Programmable Interconnect Array (PIA)
Process Technology — CMOS EPROM (UV-erasable)
Boîtier — 68-pin PLCC (JC) windowed ceramic
Programming Method — UV-erase + EPROM programmer
Non-Volatile Configuration — Yes (EPROM cell array)
Logic Family — Classic CPLD (EPM5xxx series)
Propagation Delay — [DATA_NEEDED: tpd spec by speed grade]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis