EPM5192LC-35 vs EPM5192JC-2 Vergleich

Detaillierter Direktvergleich von EPM5192LC-35 von Altera und EPM5192JC-2 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5192LC-35 EPM5192JC-2
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $15,25 $22,50
Series MAX 5000 —
Family MAX 5000 CPLD —
Logic Elements / Macrocells 192 macrocells —
Pin-to-Pin Delay (tPD) 35 ns —
Speed Grade -35 —
Programmable Type UV-Erasable / OTP (EPROM-based) —
Package Type JLCC (J-Lead Ceramic Chip Carrier) —
Montageart Surface Mount Surface Mount
Logic Voltage 5 V TTL-compatible I/O —
Betriebstemperatur Commercial (0C to +70C) per LC suffix —
Programming Method Altera legacy programmer (EPROM-based) UV-erase / EPROM
Architecture LAB-based with Programmable Interconnect Array (PIA) —
I/O Standard TTL —
RoHS-Status Non-compliant (ceramic hermetic package) [DATA_NEEDED: RoHS compliance]
Lebenszyklusstatus Obsolete - last-time-buy stock only —
Datasheet Document Altera MAX 5000 family datasheet (per alldatasheet.com) —
Device Family — MAX 5000
Product Type — UV-erasable Programmable Logic Device (PLD)
Macrocells — 192
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
User I/O Pins — 64
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns
Maximale Taktfrequenz — 40 MHz
Process Technology — CMOS
Gehäuse — 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed)
Number of Terminals — 84
Betriebstemperaturbereich — [DATA_NEEDED: operating temperature range]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern