EPM5192LC-35 vs EPM5192JC-2 Comparaison

Comparaison détaillée côte à côte de EPM5192LC-35 par Altera et EPM5192JC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-35 EPM5192JC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,25 $22,50
Series MAX 5000 —
Family MAX 5000 CPLD —
Logic Elements / Macrocells 192 macrocells —
Pin-to-Pin Delay (tPD) 35 ns —
Speed Grade -35 —
Programmable Type UV-Erasable / OTP (EPROM-based) —
Package Type JLCC (J-Lead Ceramic Chip Carrier) —
Type de montage Surface Mount Surface Mount
Logic Voltage 5 V TTL-compatible I/O —
Température de fonctionnement Commercial (0C to +70C) per LC suffix —
Programming Method Altera legacy programmer (EPROM-based) UV-erase / EPROM
Architecture LAB-based with Programmable Interconnect Array (PIA) —
I/O Standard TTL —
Statut RoHS Non-compliant (ceramic hermetic package) [DATA_NEEDED: RoHS compliance]
Statut du cycle de vie Obsolete - last-time-buy stock only —
Datasheet Document Altera MAX 5000 family datasheet (per alldatasheet.com) —
Device Family — MAX 5000
Product Type — UV-erasable Programmable Logic Device (PLD)
Macrocells — 192
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
User I/O Pins — 64
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns
Fréquence d'horloge maximale — 40 MHz
Process Technology — CMOS
Boîtier — 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed)
Number of Terminals — 84
Plage de température de fonctionnement — [DATA_NEEDED: operating temperature range]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis