EPM5192LC-35 vs EPM5192JC-2 Comparação

Comparação detalhada lado a lado de EPM5192LC-35 por Altera e EPM5192JC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192LC-35 EPM5192JC-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $15,25 $22,50
Series MAX 5000 —
Family MAX 5000 CPLD —
Logic Elements / Macrocells 192 macrocells —
Pin-to-Pin Delay (tPD) 35 ns —
Speed Grade -35 —
Programmable Type UV-Erasable / OTP (EPROM-based) —
Package Type JLCC (J-Lead Ceramic Chip Carrier) —
Tipo de montagem Surface Mount Surface Mount
Logic Voltage 5 V TTL-compatible I/O —
Temperatura de operação Commercial (0C to +70C) per LC suffix —
Programming Method Altera legacy programmer (EPROM-based) UV-erase / EPROM
Architecture LAB-based with Programmable Interconnect Array (PIA) —
I/O Standard TTL —
Status RoHS Non-compliant (ceramic hermetic package) [DATA_NEEDED: RoHS compliance]
Status do ciclo de vida Obsolete - last-time-buy stock only —
Datasheet Document Altera MAX 5000 family datasheet (per alldatasheet.com) —
Device Family — MAX 5000
Product Type — UV-erasable Programmable Logic Device (PLD)
Macrocells — 192
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
User I/O Pins — 64
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns
Frequência máxima de clock — 40 MHz
Process Technology — CMOS
Encapsulamento — 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed)
Number of Terminals — 84
Faixa de temperatura de operação — [DATA_NEEDED: operating temperature range]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação