EPM9320ALC84-15 vs EPM9320ALC84-20 Vergleich

Detaillierter Direktvergleich von EPM9320ALC84-15 von Altera und EPM9320ALC84-20 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9320ALC84-15 EPM9320ALC84-20
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,95 $10,50
Family MAX 9000 CPLD MAX 9000
Macrocells 320 320
Usable Gates 6000 —
Propagation Delay (tPD) 16 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
User I/O 56 —
Logic Array Blocks (LABs) 16 16
Technology CMOS, EEPROM-based configuration —
Gehäuse 84-pin PLCC (S-PQCC-J84, J-lead) PLCC-84
Montageart Through-hole / socket Surface Mount (PLCC socket compatible)
Programming Interface JTAG (IEEE 1149.1) / ISP —
Betriebstemperatur -40C to +85C (industrial) [DATA_NEEDED: commercial or industrial grade]
RoHS-Status [DATA_NEEDED: rohs status] [DATA_NEEDED: per Altera datasheet]
Feuchtigkeitsempfindlichkeitsgrad (MSL) MSL-3 (168 hours per fpgalink.com) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead free status] —
RoHS3 Compliance ROHS3 Compliant (per fpgalink.com listing) —
Device Type — EPLD (Erasable Programmable Logic Device)
Maximum User I/Os — 212
Pin-to-Pin Delay (tPD) — 20 ns
Process Technology — 0.5 µm CMOS EEPROM
Versorgungsspannung — 5.0 V
Programmability — In-system via IEEE 1149.1 JTAG
Configuration Memory — Non-volatile EEPROM
Boundary Scan — JTAG IEEE 1149.1
Design Software — MAX+PLUS II / Quartus II (legacy)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern