EPM9320ALC84-15 vs EPM9320ALC84-20 Comparação

Comparação detalhada lado a lado de EPM9320ALC84-15 por Altera e EPM9320ALC84-20 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9320ALC84-15 EPM9320ALC84-20
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $9,95 $10,50
Family MAX 9000 CPLD MAX 9000
Macrocells 320 320
Usable Gates 6000 —
Propagation Delay (tPD) 16 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
User I/O 56 —
Logic Array Blocks (LABs) 16 16
Technology CMOS, EEPROM-based configuration —
Encapsulamento 84-pin PLCC (S-PQCC-J84, J-lead) PLCC-84
Tipo de montagem Through-hole / socket Surface Mount (PLCC socket compatible)
Programming Interface JTAG (IEEE 1149.1) / ISP —
Temperatura de operação -40C to +85C (industrial) [DATA_NEEDED: commercial or industrial grade]
Status RoHS [DATA_NEEDED: rohs status] [DATA_NEEDED: per Altera datasheet]
Nível de sensibilidade à umidade (MSL) MSL-3 (168 hours per fpgalink.com) —
Lead-Free / Halogen-Free [DATA_NEEDED: lead free status] —
RoHS3 Compliance ROHS3 Compliant (per fpgalink.com listing) —
Device Type — EPLD (Erasable Programmable Logic Device)
Maximum User I/Os — 212
Pin-to-Pin Delay (tPD) — 20 ns
Process Technology — 0.5 µm CMOS EEPROM
Tensão de alimentação — 5.0 V
Programmability — In-system via IEEE 1149.1 JTAG
Configuration Memory — Non-volatile EEPROM
Boundary Scan — JTAG IEEE 1149.1
Design Software — MAX+PLUS II / Quartus II (legacy)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação