EPM9320ALC84-15 vs EPM9320ALC84-20 Comparaison
Comparaison détaillée côte à côte de EPM9320ALC84-15 par Altera et EPM9320ALC84-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320ALC84-15 | EPM9320ALC84-20 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $10,50 |
| Family | MAX 9000 CPLD | MAX 9000 |
| Macrocells | 320 | 320 |
| Usable Gates | 6000 | — |
| Propagation Delay (tPD) | 16 ns | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | — |
| User I/O | 56 | — |
| Logic Array Blocks (LABs) | 16 | 16 |
| Technology | CMOS, EEPROM-based configuration | — |
| Boîtier | 84-pin PLCC (S-PQCC-J84, J-lead) | PLCC-84 |
| Type de montage | Through-hole / socket | Surface Mount (PLCC socket compatible) |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Température de fonctionnement | -40C to +85C (industrial) | [DATA_NEEDED: commercial or industrial grade] |
| Statut RoHS | [DATA_NEEDED: rohs status] | [DATA_NEEDED: per Altera datasheet] |
| Niveau de sensibilité à l'humidité (MSL) | MSL-3 (168 hours per fpgalink.com) | — |
| Lead-Free / Halogen-Free | [DATA_NEEDED: lead free status] | — |
| RoHS3 Compliance | ROHS3 Compliant (per fpgalink.com listing) | — |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Maximum User I/Os | — | 212 |
| Pin-to-Pin Delay (tPD) | — | 20 ns |
| Process Technology | — | 0.5 µm CMOS EEPROM |
| Tension d'alimentation | — | 5.0 V |
| Programmability | — | In-system via IEEE 1149.1 JTAG |
| Configuration Memory | — | Non-volatile EEPROM |
| Boundary Scan | — | JTAG IEEE 1149.1 |
| Design Software | — | MAX+PLUS II / Quartus II (legacy) |