EPM9320LC84-20N vs EPM9320ALI84-10N Vergleich

Detaillierter Direktvergleich von EPM9320LC84-20N von Intel und EPM9320ALI84-10N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9320LC84-20N EPM9320ALI84-10N
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $10,25 $21,95
Series MAX 9000 —
Logic Family CMOS (EEPROM-based) —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 6,000 6,000 to 12,000
Macrocells 320 320
User I/Os 60 —
Anzahl der Pins 84 —
Package Type Plastic Leaded Chip Carrier (PLCC-84, J-bend) —
Package Code QCCJ —
Propagation Delay (tPD) 16 ns —
Internal Frequency 118 MHz —
Supply Voltage (VCC) 5 V —
Betriebstemperatur 0 C to +70 C (Commercial) -40C to +85C (industrial)
Programming 5.0-V In-System Programmable via JTAG (IEEE 1149.1) —
Montageart Surface Mount (J-bend) Surface Mount (PLCC socket compatible)
Terminal Form J BEND —
MSL-Level [DATA_NEEDED: MSL moisture sensitivity level] —
RoHS-Status [DATA_NEEDED: RoHS compliance status] —
Family — MAX 9000
Architecture — MAX (Multiple Array MatriX), 3rd generation
Process Technology — CMOS EEPROM
Logic Array Blocks (LABs) — 20
User I/O Pins — 56
Pin-to-Pin Delay — 10 ns
Maximum Counter Frequency — 144.9 MHz
VCCINT (Core Supply) — 5.0 V
VCCIO (I/O Supply) — 3.3 V or 5.0 V
Input Logic Levels — TTL-compatible (at 5.0 V VCCINT)
In-System Programmability — Yes (IEEE Std. 1149.1 JTAG)
Gehäuse — 84-pin PLCC (J-lead, 1.270 mm pitch)
Configuration Memory — EEPROM, non-volatile

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern