EPM9560WC208-15 vs EPM9560WC208-20 Vergleich

Detaillierter Direktvergleich von EPM9560WC208-15 von Altera und EPM9560WC208-20 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9560WC208-15 EPM9560WC208-20
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $105,00 $25,80
Family MAX 9000 MAX 9000
Device Type EE PLD (Electrically Erasable Programmable Logic Device) CPLD (EPLD)
Technology CMOS —
Macrocells 560 560
Logic Array Blocks (LABs) 35 35
Flip-Flops 772 —
User I/O Pins (max) 149 —
Maximale Taktfrequenz 117.6 MHz —
Propagation Delay (tPD) 16.6 ns —
Speed Grade -15 —
Supply Voltage - I/O 3.3 V or 5.0 V (configurable) —
Gehäuse 208-pin CQFP (Ceramic Quad Flat Pack) PQFP-208 (RQFP/WQFP)
Terminal Pitch 0.50 mm —
Montageart Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1 boundary scan) —
RoHS-Status RoHS3 Compliant (per third-party listings) Non-compliant (legacy PQFP) [DATA_NEEDED: confirm from official doc]
User I/O Pins — 149
Maximum Propagation Delay (tPD) — 23.6 ns
Process Technology — CMOS, EEPROM-based
Supply Voltage (VCCINT) — 5 V (typical, see datasheet)
I/O Voltage (VCCIO) — 3.3 V or 5 V (multi-voltage I/O)
In-System Programmability — Yes, JTAG BST (IEEE 1149.1)
Pin/Package Suffix — W = power PQFP; -20 = 23.6 ns speed grade
Betriebstemperatur — Commercial (0C to +70C) [DATA_NEEDED: exact temp grade]
Lead-Free — [DATA_NEEDED]
Halogenfrei — [DATA_NEEDED]
MSL-Level — [DATA_NEEDED]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern