EPM9560WC208-15 vs EPM9560WC208-20 Comparación

Comparación detallada lado a lado de EPM9560WC208-15 por Altera y EPM9560WC208-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560WC208-15 EPM9560WC208-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $105,00 $25,80
Family MAX 9000 MAX 9000
Device Type EE PLD (Electrically Erasable Programmable Logic Device) CPLD (EPLD)
Technology CMOS —
Macrocells 560 560
Logic Array Blocks (LABs) 35 35
Flip-Flops 772 —
User I/O Pins (max) 149 —
Frecuencia de reloj máxima 117.6 MHz —
Propagation Delay (tPD) 16.6 ns —
Speed Grade -15 —
Supply Voltage - I/O 3.3 V or 5.0 V (configurable) —
Encapsulado 208-pin CQFP (Ceramic Quad Flat Pack) PQFP-208 (RQFP/WQFP)
Terminal Pitch 0.50 mm —
Tipo de montaje Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1 boundary scan) —
Estado RoHS RoHS3 Compliant (per third-party listings) Non-compliant (legacy PQFP) [DATA_NEEDED: confirm from official doc]
User I/O Pins — 149
Maximum Propagation Delay (tPD) — 23.6 ns
Process Technology — CMOS, EEPROM-based
Supply Voltage (VCCINT) — 5 V (typical, see datasheet)
I/O Voltage (VCCIO) — 3.3 V or 5 V (multi-voltage I/O)
In-System Programmability — Yes, JTAG BST (IEEE 1149.1)
Pin/Package Suffix — W = power PQFP; -20 = 23.6 ns speed grade
Temperatura de funcionamiento — Commercial (0C to +70C) [DATA_NEEDED: exact temp grade]
Lead-Free — [DATA_NEEDED]
Sin halógenos — [DATA_NEEDED]
Nivel MSL — [DATA_NEEDED]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización