EPM9560WC208-15 vs EPM9560WC208-20 Comparação

Comparação detalhada lado a lado de EPM9560WC208-15 por Altera e EPM9560WC208-20 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560WC208-15 EPM9560WC208-20
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $105,00 $25,80
Family MAX 9000 MAX 9000
Device Type EE PLD (Electrically Erasable Programmable Logic Device) CPLD (EPLD)
Technology CMOS —
Macrocells 560 560
Logic Array Blocks (LABs) 35 35
Flip-Flops 772 —
User I/O Pins (max) 149 —
Frequência máxima de clock 117.6 MHz —
Propagation Delay (tPD) 16.6 ns —
Speed Grade -15 —
Supply Voltage - I/O 3.3 V or 5.0 V (configurable) —
Encapsulamento 208-pin CQFP (Ceramic Quad Flat Pack) PQFP-208 (RQFP/WQFP)
Terminal Pitch 0.50 mm —
Tipo de montagem Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1 boundary scan) —
Status RoHS RoHS3 Compliant (per third-party listings) Non-compliant (legacy PQFP) [DATA_NEEDED: confirm from official doc]
User I/O Pins — 149
Maximum Propagation Delay (tPD) — 23.6 ns
Process Technology — CMOS, EEPROM-based
Supply Voltage (VCCINT) — 5 V (typical, see datasheet)
I/O Voltage (VCCIO) — 3.3 V or 5 V (multi-voltage I/O)
In-System Programmability — Yes, JTAG BST (IEEE 1149.1)
Pin/Package Suffix — W = power PQFP; -20 = 23.6 ns speed grade
Temperatura de operação — Commercial (0C to +70C) [DATA_NEEDED: exact temp grade]
Lead-Free — [DATA_NEEDED]
Livre de halogênio — [DATA_NEEDED]
Nível MSL — [DATA_NEEDED]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação