EPM9560WC208-15 vs EPM9560WC208-20 Comparaison

Comparaison détaillée côte à côte de EPM9560WC208-15 par Altera et EPM9560WC208-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560WC208-15 EPM9560WC208-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $105,00 $25,80
Family MAX 9000 MAX 9000
Device Type EE PLD (Electrically Erasable Programmable Logic Device) CPLD (EPLD)
Technology CMOS —
Macrocells 560 560
Logic Array Blocks (LABs) 35 35
Flip-Flops 772 —
User I/O Pins (max) 149 —
Fréquence d'horloge maximale 117.6 MHz —
Propagation Delay (tPD) 16.6 ns —
Speed Grade -15 —
Supply Voltage - I/O 3.3 V or 5.0 V (configurable) —
Boîtier 208-pin CQFP (Ceramic Quad Flat Pack) PQFP-208 (RQFP/WQFP)
Terminal Pitch 0.50 mm —
Type de montage Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1 boundary scan) —
Statut RoHS RoHS3 Compliant (per third-party listings) Non-compliant (legacy PQFP) [DATA_NEEDED: confirm from official doc]
User I/O Pins — 149
Maximum Propagation Delay (tPD) — 23.6 ns
Process Technology — CMOS, EEPROM-based
Supply Voltage (VCCINT) — 5 V (typical, see datasheet)
I/O Voltage (VCCIO) — 3.3 V or 5 V (multi-voltage I/O)
In-System Programmability — Yes, JTAG BST (IEEE 1149.1)
Pin/Package Suffix — W = power PQFP; -20 = 23.6 ns speed grade
Température de fonctionnement — Commercial (0C to +70C) [DATA_NEEDED: exact temp grade]
Lead-Free — [DATA_NEEDED]
Sans halogène — [DATA_NEEDED]
Niveau MSL — [DATA_NEEDED]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis