EPM9560WC208-15C vs EPM9560RC208-15 Vergleich

Detaillierter Direktvergleich von EPM9560WC208-15C von Altera und EPM9560RC208-15 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9560WC208-15C EPM9560RC208-15
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $178,00 $0,00
Device Family MAX 9000 —
Series EPM9560 —
Macrocells 560 —
Logic Array Blocks (LABs) 35 —
Flip-Flops 772 —
User I/O Pins 149 —
Versorgungsspannung 3.3 V or 5 V 5.0 V
Maximale Taktfrequenz 117.6 MHz —
Pin-to-Pin Propagation Delay (tPD) 16.6 ns —
Process Technology 0.35 µm CMOS EEPROM —
Gehäuse CQFP-208 (Ceramic Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Terminal Pitch 0.50 mm —
Montageart Surface Mount Surface Mount
Programming Interface IEEE 1149.1 JTAG —
Operating Temperature Grade C (Commercial) —
MultiVolt I/O Yes (3.3 V / 5 V tolerant) —
RoHS-Status ROHS3 Compliant [DATA_NEEDED: RoHS status]
Feuchtigkeitsempfindlichkeitsgrad (MSL) 3 (168 Hours) —
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Usable Gates — 12,000 gates
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Betriebstemperatur — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Speed Grade — -15 (15 ns pin-to-pin)
Architecture — Third-generation Multiple Array MatriX (MAX)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern