EPM9560WC208-15C vs EPM9560RC208-15 비교

다음의 상세 나란히 비교: EPM9560WC208-15C 제조: Altera 및 EPM9560RC208-15 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM9560WC208-15C EPM9560RC208-15
브랜드 Altera Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 NRND Obsolete
재고 상태 In Stock In Stock
단가 (USD) $178.00 $0.00
Device Family MAX 9000 —
Series EPM9560 —
Macrocells 560 —
Logic Array Blocks (LABs) 35 —
Flip-Flops 772 —
User I/O Pins 149 —
공급 전압 3.3 V or 5 V 5.0 V
최대 클록 주파수 117.6 MHz —
Pin-to-Pin Propagation Delay (tPD) 16.6 ns —
Process Technology 0.35 µm CMOS EEPROM —
패키지 CQFP-208 (Ceramic Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Terminal Pitch 0.50 mm —
실장 유형 Surface Mount Surface Mount
Programming Interface IEEE 1149.1 JTAG —
Operating Temperature Grade C (Commercial) —
MultiVolt I/O Yes (3.3 V / 5 V tolerant) —
RoHS 상태 ROHS3 Compliant [DATA_NEEDED: RoHS status]
습도 민감도 레벨 (MSL) 3 (168 Hours) —
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Usable Gates — 12,000 gates
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
동작 온도 — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Speed Grade — -15 (15 ns pin-to-pin)
Architecture — Third-generation Multiple Array MatriX (MAX)

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청