CDK1308AILP40 vs CDK1307DILP40 Comparación

Comparación detallada lado a lado de CDK1308AILP40 por MaxLinear y CDK1307DILP40 por MaxLinear. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro CDK1308AILP40 CDK1307DILP40
Marca MaxLinear MaxLinear
Categoría ADC/DAC ADC/DAC
Estado del ciclo de vida Activo Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $4,10 $9,60
Resolución 10 bit 13 bit
Maximum Sample Rate 20 MSPS —
Family Sample Rate Options 20 / 40 / 65 / 80 MSPS —
Architecture Proprietary, digital error correction —
Reference Internal (no external reference required) Internal reference circuitry
Digital Interface CMOS, parallel —
Control Interface CMOS —
Power-Down Pin (PD_N) Yes (active low) —
Sleep Pin (SLP_N) Yes (active low) —
Encapsulado 40-pin QFN 40-pin QFN
Tipo de montaje Surface Mount —
Power Consumption Ultra-low (per family datasheet, exact value [DATA_NEEDED: power consumption mW]) —
Rango de temperatura de funcionamiento [DATA_NEEDED: operating temperature range] —
Tensión de alimentación [DATA_NEEDED: AVDD / DRVDD values] —
Estado RoHS Compliant (per distributor listings) —
Manufacturer MaxLinear (formerly Exar Corporation) —
Sampling Rate (max) — 80 MSPS
Power Dissipation (typ) — 60 mW at 80 MSPS
Family Power Grades — 17 / 19 / 33 / 50 / 60 / 75 mW across speed grades
SNR — 72.4 dB at Fin = 8 MHz
Analog Supply Voltage — 1.8 V (core)
I/O Supply Voltage — 1.7 V to 3.6 V
Output Interface — Parallel CMOS
Clock Input — Differential, low-jitter
Track-and-Hold — Highly linear, optimized to Nyquist
Idle Modes — Standby and Power Down
Pin Compatibility — Pin-compatible with CDK1308
Pin Compatibility (family) — Same 40-pin QFN for A/B/C/D speed grades

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización