EP1810GC-35 vs EP1810LC-30 Comparación

Comparación detallada lado a lado de EP1810GC-35 por Altera y EP1810LC-30 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810GC-35 EP1810LC-30
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $177,12 $9,95
Device Type EPLD (Erasable Programmable Logic Device) —
Logic Family Altera Classic EPLD —
Technology CMOS, UV-erasable EPROM cells CMOS, low-power (LC)
Encapsulado CPGA-68 (Ceramic Pin Grid Array, 68-pin) JLCC-68 (68-pin J-Lead ceramic chip carrier)
Número de pines 68 68
Propagation Delay (tpd max) 40 ns —
Maximum Inputs 64 —
Maximum Outputs 48 —
Macrocells 16 48
I/O Standard TTL-compatible —
Programming Method UV erasure + EPROM programming —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] [DATA_NEEDED: temperature grade]
Tensión de alimentación [DATA_NEEDED: VCC range] 5 V (typical)
Tipo de montaje Through Hole —
Estado RoHS Not applicable (legacy ceramic package) unknown (legacy ceramic package)
Lead-Free Status Not applicable —
Manufacturer (current source) Rochester Electronics (authorized Altera EPLD partner) —
Original Manufacturer Altera Corporation (now Intel FPGA) —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera Classic EPLD
Flip-Flops — 48 (one per macrocell)
Speed Grade (tPD) — 30 ns
Programming — Device programmer or JTAG
Standby Current — [DATA_NEEDED: ICC standby]
Number of I/O Pins — [DATA_NEEDED: I/O count]
Logic Blocks — 48 macrocells

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización