EP1810GC-35 vs EP1810LC-30 Comparaison

Comparaison détaillée côte à côte de EP1810GC-35 par Altera et EP1810LC-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810GC-35 EP1810LC-30
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $177,12 $9,95
Device Type EPLD (Erasable Programmable Logic Device) —
Logic Family Altera Classic EPLD —
Technology CMOS, UV-erasable EPROM cells CMOS, low-power (LC)
Boîtier CPGA-68 (Ceramic Pin Grid Array, 68-pin) JLCC-68 (68-pin J-Lead ceramic chip carrier)
Nombre de broches 68 68
Propagation Delay (tpd max) 40 ns —
Maximum Inputs 64 —
Maximum Outputs 48 —
Macrocells 16 48
I/O Standard TTL-compatible —
Programming Method UV erasure + EPROM programming —
Température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: temperature grade]
Tension d'alimentation [DATA_NEEDED: VCC range] 5 V (typical)
Type de montage Through Hole —
Statut RoHS Not applicable (legacy ceramic package) unknown (legacy ceramic package)
Lead-Free Status Not applicable —
Manufacturer (current source) Rochester Electronics (authorized Altera EPLD partner) —
Original Manufacturer Altera Corporation (now Intel FPGA) —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera Classic EPLD
Flip-Flops — 48 (one per macrocell)
Speed Grade (tPD) — 30 ns
Programming — Device programmer or JTAG
Standby Current — [DATA_NEEDED: ICC standby]
Number of I/O Pins — [DATA_NEEDED: I/O count]
Logic Blocks — 48 macrocells

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis