EP610DC-30 vs EP610DC-25 Comparación

Comparación detallada lado a lado de EP610DC-30 por Altera y EP610DC-25 por Rochester Electronics. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Rochester Electronics
EP610DC-25 EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 ✓ Activo

Comparación de especificaciones

Parámetro EP610DC-30 EP610DC-25
Marca Altera Rochester Electronics
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $10,40 $9,95
Product Type Classic EPLD (Erasable Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Family EP610 (Classic Device Family) Altera Classic EPLD
Macrocells 16 16
Logic Expanders 4 (4 product terms per macrocell) —
Usable Gates 300 —
Maximum Pipelined Clock Frequency 100 MHz —
Propagation Delay (tPD) 30 ns —
Dedicated Inputs 16 —
I/O Pins 16 (with output enable) —
Encapsulado 24-pin CERDIP (windowed) 24-pin CDIP (Ceramic DIP, through-hole)
Tipo de montaje Through-Hole Through Hole
Speed Grade -30 (30 ns tPD) —
Technology CMOS EPROM CMOS EPROM (UV-erasable)
Programmability UV-erasable, windowed EPROM —
Security Bit Yes (protects design after programming) —
Output Modes Registered and Combinatorial —
Temperatura de funcionamiento Commercial (0C to +70C) 0 C to +70 C
Equivalent Gates — 300
Maximum Propagation Delay (tPD) — 25 ns
Pipelined Data Rate — Up to 100 MHz
Number of I/O Pins — 22
Number of Dedicated Inputs — 4
Total Pin Count — 24
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Programming Method — JEDEC fuse-map / UV-erase
Speed Grade Suffix — -25 (25 ns tPD)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización