EP610DC-30 vs EP610DC-25 比較

詳細な並列比較: EP610DC-30 メーカー: Altera および EP610DC-25 メーカー: Rochester Electronics。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Rochester Electronics
EP610DC-25 EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 ✓ 生産中

仕様比較

パラメータ EP610DC-30 EP610DC-25
ブランド Altera Rochester Electronics
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND 有効
在庫状況 In Stock In Stock
単価(USD) $10.40 $9.95
Product Type Classic EPLD (Erasable Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Family EP610 (Classic Device Family) Altera Classic EPLD
Macrocells 16 16
Logic Expanders 4 (4 product terms per macrocell) —
Usable Gates 300 —
Maximum Pipelined Clock Frequency 100 MHz —
Propagation Delay (tPD) 30 ns —
Dedicated Inputs 16 —
I/O Pins 16 (with output enable) —
パッケージ 24-pin CERDIP (windowed) 24-pin CDIP (Ceramic DIP, through-hole)
実装タイプ Through-Hole Through Hole
Speed Grade -30 (30 ns tPD) —
Technology CMOS EPROM CMOS EPROM (UV-erasable)
Programmability UV-erasable, windowed EPROM —
Security Bit Yes (protects design after programming) —
Output Modes Registered and Combinatorial —
動作温度 Commercial (0C to +70C) 0 C to +70 C
Equivalent Gates — 300
Maximum Propagation Delay (tPD) — 25 ns
Pipelined Data Rate — Up to 100 MHz
Number of I/O Pins — 22
Number of Dedicated Inputs — 4
Total Pin Count — 24
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Programming Method — JEDEC fuse-map / UV-erase
Speed Grade Suffix — -25 (25 ns tPD)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼